Befinden sich alle Busteilnehmer auf einer Platine, existieren für gewöhnlich keine oder nur geringe Serienwiderstände. Wird hingegen der Bus nach außen geführt, ist es häufig wünschenswert, die Komponenten durch Serienwiderstände gegen Überspannung zu schützen.
Gemeinsam mit dem Terminierungswiderstand Rp beeinflußt der Serienwiderstand Rs den Low-Pegel der Takt- und Datenleitung. Die Abbildungen unten zeigen einen Auszug einer Master-Transmitter-Übertragung mit Rs1 = 250 Ω and Rs2 = 0 Ω, und einem Pull-Up-Widerstand Rp = 1 kΩ.
Das erste Bild zeigt die Übertragung gemessen an den Anschlüssen des Busteilnehmers #1, in diesem Fall der Master. Die zweite Abbildung zeigt die Übertragung gemessen am Anschluß des Busteilnehmers #2, hier der Slave.
Beachten Sie die unterschiedlichen Low-Pegel. Der Low-Pegel am Slave beträgt ca. Rs / (Rs + Rp) * Vcc = ~1/5 * Vcc, während der Low-Pegel des Masters nahezu dem Massepegel entspricht.
- SDA (oben) und SCL (unten) gemessen an I2C-Device #1 (Master)
- Selbige Übertragung wie oben, gemessen an I2C-Device #2 (Slave)
Ein hoher Lowpegel kann zu Problemen führen, wenn Teilnehmer diesen nicht als Low erkennen. Sofern der Serienwiderstand nicht vermindert werden kann, ist es hilfreich, die Terminierung zu erhöhen.
Des folgende Bild zeigt dieselbe Übertragung, gemessen an Device #2, dem Slave mit Rp = 10 kΩ.
- Dieselbe Übertragung wie oben, gemessen an I2C-Device #2 (slave) mit erhöhtem Rp